Laporan Akhir [Percobaan 2]

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Vidio Rangkaian

6. Analisa

7. Link Download

Laporan Akhir 2 - Percobaan 2

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

• Modul D'Lorenzo

1.  Panel DL 2203C 
2.  Panel DL 2203D 
3.  Panel DL 2203S

• Jumper

Kabel jumper adalah suatu istilah kabel yang ber-diameter kecil yang di dalam dunia elektronika digunakan untuk menghubungkan dua titik atau lebih dan dapat juga untuk menghubungkan 2 komponen elektronika. Kabel jumper jenis ini digunakan untuk koneksi male to male pada kedua ujung kabelnya

• IC74LS112

• SWITCH
  
  
  
  
  
  
  
• POWER DC
  
  
  
  
  
  
  
• LOGICPROBE
  
  
  

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

Pada rangkaian di atas terdapat rangkaian T flipflop atau bisa disebut juga sebuah JK flipflop yang input J-K nya disatukan. Disini inputan berupa switch SPDT dan output menggunakan LED. Switch SPDT terhubung pada power dan juga ground, dimana kaki yang terhubung pada power mengindikasikan logika 1 dan yang terhubung pada ground mengindikasikan logika 0. Untuk keadaan input divariasikan dan diamati outputnya untuk masing-masing flipflop.

T flipflop disini memiliki kaki input Set (S) dan Reset (R) yang keduanya berkondisikan active low. Sehingga jika salah satu kaki S atau R dalam kondisi on. Maka output pada kaki Q dan Q' akan dipaksakan bernilai sesuai dengan kaki input yang aktif. Dimana jika kaki S aktif, maka output kaki Q = 1 dan Q' = 0. Sedangkan jika kaki R aktif, maka output kaki Q = 0 dan Q' = 1. Jika kedua kaki S dan R aktif secara bersamaan, maka akan terjadi efek saling meniadakan. Dimana kedua input akan melakukan set dan mereset secara bersamaan. Sehingga output dari kaki Q dan Q' beernilai 1 1.

Berikutnya jika kaki S dan R tidak aktif atau diberkan input logika 1. Maka kedua flipflop bekerja dengan prinsip inputnya sebagai berikut:

Pada T flipflop terdapat 2 kaki input selain S dan R yaitu T (J-K) dan CLK. Dimana CLK akan menjadi penentu perubahan output terhadap input T yang diberikan. Disini CLK berkondisi active low, sehingga setelah 1 periode dan pulsa bertukar low, output akan bertukar sesuai dengan input T. Input pada kaki T adalah 0, maka output tidak akan berubah dari kondisi sebelumnya. Namun jika input pada T adalah 1 maka output pada kaki Q dan Q' akan berada dala keadaan Toogle.  

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

         

Analisa apa yang terjadi saat B2 dan input J dan K dihubungkan ke Clock, dan buatkan timing diagrmanya!

Jawab : Ketika B2 dan input J dan K dihubungkan ke Clock, maka asemua input akan  bernilai sama diwaktu yang sama pula. Karena kaki CLK berkondisi active low, maka sesaat sebelum CLK on, kkai J dan K akan berinputkan 0. Sehingga pada saat CLK on, maka output akan mengikuti prinsip J-K flipflop yaitu Q = 0 dan Q' = 1. Berikkut adalah timing diagramnya:

7. Link Download [Kembali]

Download HTML [klik disini]

Download Rangkaian Simulasi[klik disini]

Download Video Simulasi [klik disini]

Download Datasheet IC74LS112A [klik disini]

Download Datasheet LED [klik disini]

Laporan Akhir [Percobaan 1]

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Vidio Rangkaian

6. Analisa

7. Link Download

Laporan Akhir 1 - Percobaan 1

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

• Modul D'Lorenzo

1.  Panel DL 2203C 
2.  Panel DL 2203D 
3.  Panel DL 2203S

• Jumper

Kabel jumper adalah suatu istilah kabel yang ber-diameter kecil yang di dalam dunia elektronika digunakan untuk menghubungkan dua titik atau lebih dan dapat juga untuk menghubungkan 2 komponen elektronika. Kabel jumper jenis ini digunakan untuk koneksi male to male pada kedua ujung kabelnya

• IC7404
  
  
  
  
  
• IC7432
  
  
  
  
  
  
  
• IC74LS112

• SWITCH
  
  
  
  
  
  
  
• POWER DC
  
  
  
  
  
  
  
• LOGICPROBE
  
  
  

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

Pada rangkaian di atas terdapat gabungan antara 2 flipflop yaitu JK flipflop dan D flipflop dengan inputan berupa switch SPDT dan output menggunakan LED. Switch SPDT terhubung pada power dan juga ground, dimana kaki yang terhubung pada power mengindikasikan logika 1 dan yang terhubung pada ground mengindikasikan logika 0. Untuk keadaan input divariasikan dan diamati outputnya untuk masing-masing flipflop.

J-K flipflop dan D flipflop disini sama-sama memiliki kaki input Set (S) dan Reset (R) yang keduanya berkondisikan active low. Sehingga jika salah satu kaki S atau R dalam kondisi on. Maka output pada kaki Q dan Q' akan dipaksakan bernilai sesuai dengan kaki input yang aktif. Dimana jika kaki S aktif, maka output kaki Q = 1 dan Q' = 0. Sedangkan jika kaki R aktif, maka output kaki Q = 0 dan Q' = 1. Jika kedua kaki S dan R aktif secara bersamaan, maka akan terjadi efek saling meniadakan. Dimana kedua input akan melakukan set dan mereset secara bersamaan. Sehingga output dari kaki Q dan Q' beernilai 1 1.

Berikutnya jika kaki S dan R tidak aktif atau diberkan input logika 1. Maka kedua flipflop bekerja dengan prinsip inputnya masing-masing sebagai berikut:

Pada J-K fllipflop terdapat 3 kaki input selain kaki S dan R, yaitu J, K, dan CLK. Dimana CLK akan menjadi penentu perubahan output terhadap input J-K yang diberikan. Disini CLK berkondisi active low, sehingga setelah 1 periode dan pulsa bertukar low, output akan bertukar sesuai dengan input J-K. Nantinya akan terdapat 4 kondisi. Pertama J-K berinput 0-0 sehingga keadaan Q dan Q' tidak berubah dari keadaan sebelumnya. Kedua J-K berinput 1-0 sehingga keadaan Q dan Q' bernilai 1-0. Ketiga J-K berinput 0-1 sehingga keadaan Q dan Q' bernilai 0-1. Keempat J-K berinput 1-1 sehingga keadaan Q dan Q' berada dalam keadaan Toogle

Pada D flipflop terdapat 2 kaki input selain kaki S dan R, yaitu D dan CLK. Dimana CLK akan menjadi penentu perubahan output terhadap input D yang diberikan. Disini CLK berkondisi active high, sehingga setelah 1 periode dan pulsa bertukar high, output akan bertukar sesuai dengan input D. Nantinya akan terdapat 2 kondisi. Pertama D berinput 0 sehingga keadaan Q dan Q' bernilai 0-1. Kedua D berinput 1 sehingga keadaan Q dan Q' bernilai 1-0. 

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

         

1. Analisalah apa yang terjadi jika B2 dan B3  = clock, B4 (K) = 1, dan gambarkanlah timing diagramnya!

Jawab : Jadi jika pada B3 dan B2 diberikan input clock, dan B4 (K) diberikan input 1, maka output dari Q akan selalu berlogika 0 dan Q' berlogika 1. Hal ini karena saat kaki CLK (B3) on pada logika 0 (active low) maka kaki J (B2) juga akan berlogika 0. Sehingga input J-K akan bernilai 0-1 saat kaki CLK on, maka sesuai dengan tabel kebenaran maka output Q akan selalu bernili 0 dan Q' bernilai 1. Berikut adalah timing diagramnya :

2. Analisa apa yang terjadi saat B5 dan B6 dihubungkan ke Clock gambarkan timing diagramnya!

Jawab : Jadi jika pada B5 dan B6 diberikan input clock maka kaki CLK dan D akan memiliki nilai yang sama di saat yang bersamaan. Sehingga saat kaki CLK (active high) on maka kaki D memiliki input 1. Sebagaimana prinsip dari D flipflop input pada kaki D akan sama dengan output pada kaki Q. Sehingga output daari T flipflop adalah Q = 1 dan Q' = 0. Berikut adalah timing diagramnya :

7. Link Download [Kembali]

Download HTML [klik disini]

Download Rangkaian Simulasi[klik disini]

Download Video Simulasi [klik disini]

Download Datasheet IC74LS112A [klik disini]

Download Datasheet IC7474 [klik disini]

Download Datasheet LED [klik disini]